ИЗВЕСТИЯ ВЫСШИХ УЧЕБНЫХ ЗАВЕДЕНИЙ СЕВЕРО-КАВКАЗСКИЙ РЕГИОН. 2016; 4: 11-17
http://dx.doi.org/10.17213/0321-2653-2016-4-11-17
ОТКАЗОУСТОЙЧИВЫЕ ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ ПЛИС
Тюрин Сергей Феофентович – д-р техн. наук, профессор, кафедра «Автоматика и телемеханика», Пермский национальный исследовательский политехнический университет, г. Пермь, Россия. Е-mail: tyurinsergfeo@yandex.ru
Прохоров Андрей Сергеевич – аспирант, кафедра «Автоматика и телемеханика», Пермский национальный исследовательский политехнический университет, г. Пермь, Россия. Е-mail: npoxop007@yandex.ru
Аннотация
Рассматриваются отказоустойчивые логические элементы для высоконадёжных, радиационно-стойких ПЛИС типа FPGA. Предлагаемые элементы обладают способностью сохранения исходной функции при отказах двух и трёх транзисторов в каждой транзисторной структуре. Анализируется сложность логических элементов с предложенными транзисторными структурами, которые парируют отказы (сбои) трёх любых транзисторов. Производится сравнение по вероятности безотказной работы с троированными структурами ЛЭ ПЛИС FPGA.
Ключевые слова: логический элемент; ПЛИС типа FPGA; LUT; транзистор; избыточность; вероятность безотказной работы; троирование; расчетверение; девятикратная избыточность; шестнадцатикратная избыточность.
Полный текст: [in elibrary.ru]
Ссылки на литературу
1. Ульман Дж.Д. Вычислительные аспекты СБИС / пер. с англ. А.В. Неймана; под ред. П.П. Пархоменко. М.: Радио и связь, 1990. 480 с.
2. Степченков Ю.А., Денисов А.Н., Дьяченко Ю.Г., Гринфельд Ф.И., Филимоненко О.П., Морозов Н.В., Степченков Д.Ю. Библиотека элементов для проектирования самосинхронных полузаказных микросхем серий 5503/5507 и 5508/5509. М.: ИПИ РАН, 2008. 296 с.
3. Базовые матричные кристаллы / компания НПК «Технологический центр». URL: http://www.asic.ru/index.php? option=com_content&view=article&id=52&Itemid=92 (дата обращения 27.06.2015)
4. Гаврилов С.В., Денисов А.Н., Коняхин В.В., Макарцева М.М. САПР «Ковчег 3.0» для проектирования микросхем на БМК серий 5503, 5507, 5521 и 5529. М., 2013. 295 с.
5. Денисов А.Н., Фомин Ю.П., Коняхин В.В., Федоров Р.А. Библиотека функциональных ячеек для проектирования полузаказных микросхем серий 5503 и 5507 / под общ. ред. А.Н. Саурова. М.: Техносфера, 2012. 304 c.
6. Угрюмов Е.П. Цифровая схемотехника: учеб. пособие / СПб.: БХВ-Петербург, 2004. 518 с.
7. Цыбин С. Программируемая коммутация ПЛИС: взгляд изнутри // Компоненты и технологии: электр. журн. URL: http://www.kit-e.ru/articles/plis/2010_11_56. php (дата обращения: 16.12.2014).
8. Золотуха Р., Комолов Д. Stratix III – новое семейство FPGA фирмы // Компоненты и технологии: электр. журн. URL: http://kit-e.ru/assets/files/pdf/2006_ 12_30. pdf (дата обращения 28.11.2015)
9. Использование ресурсов ПЛИС Stratix III фирмы Altera при проектировани микропроцессорных ядер // Компоненты и технологии: электр. журн. URL: http://www.kit-e.ru/assets/files/pdf/2010_02_39.pdf (дата обращения: 27.11.2015).
10. Глебов А.Л. SP-BDD-модель цифровых КМОП-схем и ее приложения в оптимизации и моделировании // Наука и образование: научное издание МГТУ им. Н.Э. Баумана. URL: http://technomag.edu.ru/doc/49908.html (дата обращения 28.06.2015).
11. Состав серии БМК 5529 / сайт компании НПК «Технологический центр». URL: http://www.asic.ru/index.php? option=com_content&view=article&id=52&Itemid=92 (дата обращения 16.03.2016)
12. Kamenskih A.N., Tyurin S.F. Stepchenkov Y.A. the problem of a fault-tolerant self-timed circuit analysis on semi-modularity and energy-reliability // Russian Electrical Engineering. 2015 № 11. P. 602 – 609.
13. Тюрин С.Ф., Громов О.А., Греков А.В. Функционально-полный толерантный элемент ФПТ+ // Науч.-техн. ведомости Санкт-Петербургского гос. политехнического ун-та. 2011. № 1(115). С. 24 – 31.
14. Тюрин С.Ф. Ячейка статической оперативной памяти: патент РФ №2573226; опубл. 20.01.2016, Бюл. № 2.
15. Чекмарёв С.А. Способ и система инъекции ошибок для тестирования сбоеустойчивых процессоров бортовых систем космических аппаратов // Вестн. Сибирского гос. аэрокосмического ун-та им. академика М.Ф. Решетнева. Вып. № 4 (56). 2014 [Электронный ресурс]. URL: http:// cyberleninka.ru/article/n/sposob-i-sistema-inektsii-oshibok-dlya-testirovaniya-sboeustoychevyh-protsessorov-bortovyh-sistem- kosmicheskih-apparatov (дата обращения: 16.12.2015).
16. Тюрин С.Ф., Зарубский В.Г. Транзисторное резервирование в логическом элементе FPGA DC LUT // Вестн. Поволжского гос. технол. ун-та: Радиотехнические и инфокоммуникационные системы. 2016. № 2 (30). С. 75 – 83.